Bienvenido a Agalisa Informática
  Eres un/a usuario/a Anónimo/a Sábado, 25/11/2017  
Servicios Agalisa
· Tienda On-Line
· Lista Precios
· Quienes Somos
· Acreditaciones
· Mapa Situación
· Consulta E-Mail
· Panda ActiveScan
·

Producto Destacado
En este momento no existe contenido para este bloque.

Zona Activa
· Página Inicial
· Archivo de Noticias
· Buscar
· Descargas
· Encuestas
· Enlaces
· Enviar Noticia
· FAQ
· Foros
· Mi Cuenta
· Recomiéndanos
· Sugerencias
· Temas
· Top 10
· Versión PDA

Buscar



Titulares Aleatorios

Asus
[ Asus ]

·ASUS presenta una placa madre con el nuevo chipset de ATI para Pentium 4
·ASUS crea una tarjeta gráfica con dos chips NV45
·ASUS crea un adaptador para usar Pentium M en equipos de sobremesa
·ASUS niega la cancelación de sus placas con chipset VIA K8T890
·Gigabyte acusa a ASUS de hacer trampas
·ASUS informa sobre condensadores defectuosos
·ASUS presenta sus nuevas unidades ópticas silenciosas
·ASUS muta a Springdale en Canterwood
·Nuevos productos de ASUS

Efemérides
Tal día como hoy...

Producto de Oferta
En este momento no existe contenido para este bloque.

El bus PCI Express
Enviado el 17/06/03 a las 02:00 por Noticias

Agalisa

Presentamos un pequeño artículo en el que comentamos las novedades que incorporará el sucesor del actual bus PCI.

De un tiempo a esta parte ha habido diversos cambios en la forma de enviar datos entre nuestro ordenador y los periféricos, buscando un aumento de la velocidad y la eficiencia. El bus USB, Serial ATA o la RDRAM son ejemplos del cambio desde una arquitectura paralelo a un formato serie de alta velocidad, diseñados para permitir el máximo ancho de banda y ofrecer escalabilidad.

El bus PCI (Peripheral Component Interconnect) ha sido el sistema estandar usado durante los últimos diez años, pero está comenzando a tocar techo. Las extensiones al PCI clásico, como los conectores de 64 bits o las velocidades de 66 o 100 MHz son demasiado costosas y, de todas formas, no pueden seguir el vertiginoso aumento de demanda del PC de los próximos años.

La 3ª generación de E/S (3GIO en inglés) ha sido recientemente rebautizada como PCI Express, y parece ser el sustituto adecuado para el ubicuo bus PCI. Intel ha asegurado que su chipset Grantsdale incluirá soporte para este bus, así como Microsoft, que ha indicado que la nueva versión de Windows, conocido como Longhorn, también lo soportará.

Un poco de historia

Intel presentó la especificación 1.0 del bus PCI en 1991. El grupo PCI Special Interest Group (que se encargó desde ese momento del desarrollo del PCI) produjo la revisión 2.0 en mayo de 1993.

Por aquel entonces el VESA Local Bus (VL-bus o VLB) era su más inmediato rival. Creado por el Video Electronics Standards Association, el VLB era un bus de 32 bits incluido en un conector extra que se añadía a continuación de los dos conectores de los buses ISA clásicos. Trabajaba a una velocidad de 33MHz y ofrecía una mejora de rendimiento significativa sobre el ISA.

La característica que le daba al VLB su gran rendimiento fue, irónicamente, la razón principal de su hundimiento. El VLB era, en esencia, una extensión directa del bus externo del procesador 486, y funcionaba, por tanto, a la misma velocidad que el procesador (de aquí el nombre de "local bus"). El primer problema de ésto era la sobrecarga de buses: no se podían conectar demasiados dispositivos, pues podía ocurrir que las pérdidas de corriente hiciesen las señales completamente ininteligibles para los dispositivos o para el procesador. VESA aconsejaba no usar más de dos dispositivos si se trabajaba a 33MHz, aunque se podía subir hasta tres si se añadían buffers intermedios.

Sin embargo, el problema más grave era que, al trabajar a la misma velocidad que el procesador, al aumentar la velocidad externa de éste surgen serios problemas, pues a mayor velocidad de los periféricos, más caros serán. En la práctica, se fabricaron muy pocos dispositivos VLB capaces de trabajar a 40 o más MHz.

PCI tiene varias ventajas sobre el VLB: para empezar, está aislado del bus de la CPU, pero permite a los periféricos acceder a la memoria del sistema. Además, también es capaz de trabajar asíncronamente respecto del procesador, pudiendo trabajar a 25, 30 o 33MHz. Esto significa que la velocidad del bus (y, por tanto, la que han de soportar los periféricos) se mantiene constante aunque aumente la velocidad del procesador. Además, el bus PCI permite 5 o más conectores, duplicando la oferta del VLB, y además, sin restricciones respecto a la velocidad del procesador.

Otra característica del PCI es la simplicidad de uso. El Plug and Play permite la configuración automática de los periféricos, sin que el usuario necesite asignar "a mano" la IRQ, el DMA y los puertos de entrada/salida. Además permite que varios periféricos compartan la misma interrupción, aliviando de esta forma uno de los mayores problemas que tenía el PC.

Por último, la característica bus mastering del PCI permite a los dispositivos tomar control del bus y realizar transferencias entre ellos y otros dispositivos, o entre ellos y la memoria, sin el arbitrio de la CPU, lo que reduce la latencia y la carga de trabajo del procesador.

Su introducción en los sistemas Pentium, junto con sus claros beneficios sobre sus rivales, ayudaron al PCI a ganar la guerra de los buses en 1994. Desde entonces, prácticamente todos los periféricos, desde controladores de disco duro y tarjetas de sonido hasta tarjetas de video, han sido fabricadas para este bus.

Las limitaciones del bus PCI

Con la aparición de los sistemas RAID, la Gigabit Ethernet y otros dispositivos de alta velocidad, los 133MB/s del PCI se volvieron claramente insuficientes para manejar semejante cantidad de datos. Por eso los fabricantes de chipsets han buscado formas de soslayar esta limitación.

Hasta 1997, los datos de la tarjeta gráfica constituían el mayor porcentaje del tráfico del bus PCI. El Accelerated Graphics Port (AGP), presentado en el chipset 440LX de intel, tenía dos objetivos principalmente: aumentar el rendimiento gráfico y desplazar los datos gráficos fuera del bus PCI. Al realizarse las transferencias para los gráficos a través de otro "bus" (técnicamente, AGP no es un bus pues sólo permite un único dispositivo), el antes saturado PCI quedaba liberado para así poder atender mejor a los otros dispositivos.

Pese a todo, el AGP sólo fue un paso. El siguiente consistió en rediseñar el enlace entre en North Bridge y el South Bridge (los chipsets se dividen en estos dos componentes, manejando el primero la memoria y la parte gráfica, y el segundo los periféricos integrados en la placa madre). Los primeros chipsets, como los 440 de Intel, usaban un bus PCI para interconectar ambos bridges, con lo que el PCI no solo tenía que soportar el tráfico normal de los periféricos "en tarjetas", sino también el de los periféricos integrados en la placa madre y todo el tráfico de intercomunicación entre ambos chips. Para aliviar esta situación, Intel, VIA y SiS sustituyeron el bus PCI entre ambos dispositivos por una conexión de alta velocidad. Hoy en día, gracias al bus Communications Streaming Architecture de Intel, integrado dentro del hub del controlador de memoria de los chipsets i875/876, hasta la Gigabit Ethernet está fuera del bus PCI.

Sin embargo, aunque AGP, CSA, el AHA de Intel, el V-Link de VIA y el MuTIOL de SiS han conseguido reducir de forma bastante exitosa la carga del bus PCI, no son más que soluciones temporales.

El nuevo bus PCI Express

El bus PCI Express, antes conocido como 3GIO, está diseñado para reemplazar el PCI y cubrir las necesidades de interconexión para la próxima década. Está diseñado para soportar diversos segmentos del mercado, y como una arquitectura de E/S que unifique los equipos de sobremesa, portátiles, servidores, estaciones de trabajo y dispositivos empotrados. No es sólo para la sobremesa, como el PCI original.

El objetivo principal es conseguir un menor coste que los dispositivos PCI, tanto en bajos como altos volúmenes de producción. Para ello emplea un bus serie en vez de paralelo, pues al requerir un menor número de pistas en las placas, se reducen los costes de diseño a la vez que se aumenta el rendimiento en cuanto a espacio consumido.

El PCI Express aparece ante el sistema operativo exactamente igual que el antiguo bus PCI, por lo que no habrá que hacer modificaciones sustanciales en ellos. Lo mismo se aplica a nivel de configuración y controladores de dispositivos, que serán compatibles con los actuales para PCI.

La escalabilidad en el rendimiento se consigue aumentando la frecuencia y añadiendo "rutas" al bus (habría varios buses serie funcionando en paralelo, cada uno independiente de los demás). El diseño está pensado para ofrecer una alta velocidad de transferencia en cada ruta, con baja sobrecarga y baja latencia. Permite, además, varios canales virtuales en cada ruta o enlace físico.

Finalmente, al ser una conexión punto a punto, permite que cada dispositivo tenga una conexión dedicada, evitando la compartición del bus.

Otras características avanzadas son:

  • Soporte de múltiples estructuras de datos
  • Capacidades avanzadas de gestión de energía
  • Conexión y desconexión "en caliente" (sin apagar el ordenador) de periféricos
  • Comprobación de errores de transmisión
  • Capacidad de transferencia isocrona
  • Protocolo dividido en capas y basado en envío de paquetes

Visto a alto nivel, un sistema PCI Express está formado por un sistema raiz (que estará bien en el North Bridge o en el South Bridge), uno o varios switches y, finalmente, los dispositivos finales. La novedad aquí es el switch, el cual permite la comunicación punto a punto entre dispositivos finales, evitando enviar tráfico hasta el bridge si éste no supone problemas de coherencia en las cachés (por tratarse, por ejemplo, de transferencias a memoria).

En la parte inferior está la capa física. El enlace más simple para un sistema PCI Express consiste en dos señales diferenciales por corriente. Se incluye una señal de reloj usando el sistema 8/10b para conseguir altas velocidades de transferencia. La frecuencia inicial es de 2'5Gb/s en cada sentido, y se espera que los avances en la tecnología del silicio permitan aumentarlo hasta los 10Gb/s en cada sentido.

Una de las características más excitantes para los apasionados de la velocidad es la capacidad del PCI Express de aumentar la velocidad mediante el añadido de nuevos enlaces formando múltiples rutas paralelas. La capa física soporta anchos X1, X2, X4, X8, X12, X16 y X32. La transmisión sobre múltiples rutas es transparente al resto de las capas.

La capa de enlace es la encargada de garantizar la fiabilidad y la integridad de los datos para cada paquete enviado a través de un enlace PCI Express. Junto con un número de secuencia y un CRC, un protocolo de control de flujo garantiza que los paquetes son transmitidos sólo cuando hay un buffer disponible para recibirlo en el otro extremo. Los paquetes corruptos se retransmiten automáticamente.

La capa de transacción crea los paquetes con las peticiones de la capa software a la capa de enlace, implementandolas como transacciones. Cada paquete tiene un identificador único, soportando direccionamiento de 32 y 64 bits. Otros atributos extra incluyen "no-snoop", "relaxed ordering" y prioridad, y se usan para el enrutado y la calidad de servicio.

Es más, la capa de transacción se encarga de cuatro espacios de direccionamiento: memoria, I/O, configuración (estos tres ya existían en la especificación PCI) y el nuevo espacio Mensajes. Este cuarto reemplaza a ciertas señales en la especificación PCI 2.2 y elimina los "ciclos especiales" del viejo formato, lo que incluye las interrupciones, las peticiones de gestión de energía y el reset.

Finalmente, la capa software constituye la clave para conseguir la compatibilidad software. La inicialización y el runtime no se han cambiado respecto al PCI debido a que se quiere que los sistemas operativos puedan usar PCI Express sin necesidad de modificarse. Los dispositivos son enumerados de forma que el sistema operativo pueda encontrarlos y asignarles recursos, mientras que el runtime reutiliza el modelo load-store y shared-memory del PCI. Sin embargo, queda por ver si realmente no es necesaria la modificación, pues el "Soporte de PCI Express" es una de las características que se anuncian para Longhorn, el proximo windows.

Las primeras implementaciones estás diseñadas para coexistir con los actuales conectores PCI. Así, un conector 1X encaja a continuación de un conector PCI, entre éste y el borde de la placa madre, de forma que se puede usar cualquiera de las dos tarjetas.

Otras novedades incluyen el separar la "caja principal" y los interfaces, y las "bahias de dispositivos", que permitirían la conexión y desconexión "en caliente" de tarjetas y otros periféricos PCI-Express.

Incluso se ha tenido en cuenta a los usuarios de dispositivos portátiles, con el nuevo estandar PCMCIA denominado NEWCARD, el cual define un formato en el que dos tarjetas NEWCARD, una junto a la otra, ocupan casi el mismo espacio que una tarjeta CardBus actual. Desgraciadamente, no está diseñado para soportar gráficos, por lo que las posibilidades de actualizar el sistema gráfico de un portatil siguen siendo prácticamente inexistentes. Pese a todo, no hay que perder de vista las cosas buenas: el nuevo bus permitirá la expansión de multitud de nuevas opciones, como comunicaciones inalámbricas, capturadoras de TV de alta calidad...

Con sus 200 Megabytes por segundo en cada sentido para un conector X1, el PCI Express se alza como una solución económica en relación al ancho de banda por pin.

El chipset Grantsdale de Intel ofrecerá un enlace X16 para gráficos (lo que supone 4 Gigabytes por segundo en cada sentido), lo que duplica el ancho de banda de un AGP 8X. Esta capacidad permitirá cubrir las demandas para los próximos años.

¿Surgirá una nueva guerra de buses entre PCI Express, PCI-X o HyperTransport?

El PCI Express Working Group insiste en que los buses están pensados para solucionar problemas diferentes. RapidIO e HyperTransport se desarrollaron para aplicaciones específicas, mientras que PCI Express está pensado como un bus de propósito general.

La posibilidad de que PCI Express sustituya a HyperTransport como conexión entre procesadores es también improbable. PCI Express no dispone de protocolos de coherencia de cache, y su mayor latencia hace inapropiado su uso en esta aplicación. Ciertamente, AMD y nVidia no tienen nada que temer. Tampoco es probable que Intel lo use para sustituir su bus P4, pues una especificación abierta de PCI Express significaría que Intel no podría cobrar a terceros fabricantes sus licencias por usar el bus P4.

Conclusión

PCI Express tiene un gran potencial. Su posicionamiento como sistema de interconexión de propósito general le da claras ventajas en términos de flexibilidad y garantiza que se puede usar en una amplia gama de soluciones.

Como la mayoría de los grandes cambios, la transición desde PCI a PCI Express no ocurrirá en una noche. Los slots ISA se mantuvieron durante casi 10 años al lado de los PCI hasta que finalmente desaparecieron, por lo que todavía no se deben tirar a la basura los actuales dispositivos.

Aunque la especificación 1.0a ya ha salido a la luz, lo más probable es que no veamos ningún producto PCI Express hasta 2004. Lo más probable es que se trate de tarjetas de video de nVidia y ATI, junto con las placas madre basadas en el chipset Grantsdale de Intel. A nivel de servidores, Intel se está planteando introducirlo en sus chipsets Lindenhurst y Twin Castle.

Fuente: AnandTech (en inglés).


 
Enlaces Relacionados
· Agalisa Informática
· Más Acerca de Agalisa
· Noticias de Noticias


Noticia más leída sobre Agalisa:
Comparativa entre Intel Pentium 4 y AMD Athlon XP


Valorar Artículo
Puntuación Media: 3.34
votos: 50


Por favor pierde un segundo y valora esta noticia:

Excelente
Muy Bueno
Bueno
Regular
Malo



Opciones

 Versión Imprimible  Versión Imprimible

 Enviar a un Amigo  Enviar a un Amigo


Puntos
Los comentarios son propiedad de quien los envió. No somos responsables por su contenido.

No se permiten comentarios Anónimos, Regístrese por favor


Todos los derechos reservados. Los comentarios anónimos o de los usuarios registrados son propiedad de sus autores. Agalisa no se identifica de ninguna manera con ellos salvo expresamente publicado por nuestra parte. Agalisa se reserva el derecho de modificar o eliminar aquella información propia o de terceros que considere incorrecta, incompleta u ofensiva.
© Copyright Agalisa 2002 - Consulte nuestra política de privacidad.
Portal basado en la tecnología de PHP-Nuke.